(11)特許出願公開番号

(51) Int.Cl. <sup>6</sup>	
~ ^	6 T

體別配号

FΙ

G06F 7/58

C

7/58 G06F G09C 1/00

650

G09C 1/00 650B

### 審査請求 有

請求項の数14 FD (全 15 頁)

(21)出願番号

特願平9-276517

(22)出願日

平成9年(1997)9月24日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 島田 道雄

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 野田 茂

#### (54) 【発明の名称】 擬似乱数発生方法および装置

#### (57) 【要約】

【課題】 暗号学的に安全性の高い擬似乱数を容易に発 生できるようにする。

【解決手段】 擬似乱数発生回路101のレジスタ20 5は、複数のビットから成る状態データを、クロック信 号CLKの各クロックパルスに同期して取り込んで保持 し、関数発生回路2021、2022はレジスタ205 が保持している状態データに応じてそれぞれ複数のビッ トから成るデータを出力する。そしてセレクタ203は 上記関数発生回路がそれぞれ出力する2つのデータのう ちのいずれかのデータの特定のビットを、前段の擬似乱 数発生回路が発生した擬似乱数 X i-1にもとづいて選択 し擬似乱数Xiとして出力する。一方、セレクタ206 は上記関数発生回路がそれぞれ出力するデータのうちの いずれかのデータの、上記特定のビットを除いたデータ を、前段の擬似乱数発生回路が発生した擬似乱数 X<sub>i-1</sub> にもとづいて選択しレジスタ205に状態データとして 供給する。



#### 【特許請求の範囲】

順序づけられた複数の擬似乱数発生回路 【請求項1】 を用い、前段の前記擬似乱数発生回路が発生した第1の 擬似乱数にもとづいて各擬似乱数発生回路に第1の擬似 乱数を発生させ、前記複数の擬似乱数発生回路が発生し た前記第1の擬似乱数により第2の擬似乱数を発生する 擬似乱数発生方法において、

各擬似乱数発生回路では、

複数のピットから成る状態データを保持し、

保持した前記状態データに応じて複数のビットから成る 第1および第2のデータを発生し、

前記第1および第2のデータのうちのいずれかのデータ の特定のピットを、前段の前記擬似乱数発生回路が発生 した前記第1の擬似乱数にもとづいて選択し前記第1の 擬似乱数として出力し、

前記第1および第2のデータのうちのいずれかのデータ の、前記特定のビットを除いたデータを、前段の前記擬 似乱数発生回路が発生した前記第1の擬似乱数にもとづ いて選択し次に保持すべき前記状態データとする、

ことを特徴とする擬似乱数発生方法。

【請求項2】 保持した前記状態データに応じて複数の ビットから成る順序づけられた複数のデータを発生し、 前記複数のデータのうちの1番目のデータは保持した前 記状態データから直接発生し、2番目以降のデータはそ れぞれ1つ前のデータから発生し、

前記第1のデータは前記複数のデータのうちの最後のデ 一夕を除くいずれかのデータであり、

前記第2のデータは前記複数のデータのうちの最後のデ **ータである、** 

ことを特徴とする請求項1記載の擬似乱数発生方法。

 $S_0$ 、 $S_1$ を0 <  $S_0$  <  $S_1$  を満たす整数と して前記第1のデータは前記複数のデータのうちのSo 番目のデータであって前記第2のデータはS1番目の前 記データであり、

iを1以上の整数としてi番目の前記擬似乱数発生回路 が発生する前記第1の擬似乱数の系列の周期をLiと

i 番目の前記擬似乱数発生回路が発生する前記第1の擬 似乱数の系列の1周期中に出現する論理"1"の数をW iとし、

任意のiに対して $L_i$ と( $L_{i-1}-W_{i-1}$ )× $S_0+W_{i-1}$ ×S<sub>1</sub>とが互いに素で、2より大きい任意のiに対して  $L_i \geq L_1 \times L_2 \times \cdots \times L_{i-2} \geq n$  互いに素である、

ことを特徴とする請求項2記載の擬似乱数発生方法。

【請求項4】 前記複数の擬似乱数発生回路により発生 した前記第1の擬似乱数の排他的論理和を算出し、算出 結果を前記第2の擬似乱数とすることを特徴とする請求 項1記載の擬似乱数発生方法。

【請求項5】 前記複数の擬似乱数発生回路のそれぞれ に対応させて排他的論理和回路を設け、

各排他的論理和回路には、対応する前記擬似乱数発生回 路が発生した前記第1の擬似乱数と、前段の前記擬似乱 数発生回路に対応する前記排他的論理和回路が算出した 擬似乱数との排他的論理和を算出させ、

2

最後の前記擬似乱数発生回路に対応する前記排他的論理 和回路に算出させた擬似乱数を前記第2の擬似乱数とす る、

ことを特徴とする請求項1記載の擬似乱数発生方法。

【請求項6】 前記特定のビットは1つまたは複数のビ 10 ットから成ることを特徴とする請求項1記載の擬似乱数 発生方法。

【請求項7】 前記擬似乱数発生回路は非線型擬似乱数 発生回路であることを特徴とする請求項1記載の擬似乱 数発生方法。

【請求項8】 順序づけられた複数の擬似乱数発生回路 を備え、各擬似乱数発生回路は前段の前記擬似乱数発生 回路が発生した第1の擬似乱数にもとづいて第1の擬似 乱数を発生し、前記複数の前記擬似乱数発生回路が発生 した前記第1の擬似乱数により第2の擬似乱数を発生す 20 る擬似乱数発生装置において、

各擬似乱数発生回路は、

複数のビットから成る状態データを、クロック信号の各 クロックパルスに同期して取り込んで保持するレジスタ

前記レジスタが保持している前記状態データに応じて複 数のビットから成る第1および第2のデータをそれぞれ 出力する第1および第2の関数発生回路と、

前記第1および第2の関数発生回路がそれぞれ出力する 前記第1および第2のデータのうちのいずれかのデータ 30 の特定のピットを、前段の前記擬似乱数発生回路が発生 した前記第1の擬似乱数にもとづいて選択し前記第1の 擬似乱数として出力する第1のセレクタと、

前記第1および第2の関数発生回路がそれぞれ出力する 前記第1および第2のデータのうちのいずれかの前記デ ータの、前記特定のビットを除いたデータを、前段の前 記擬似乱数発生回路が発生した前記第1の擬似乱数にも とづいて選択し前記レジスタに前記状態データとして供 給する第2のセレクタと、

を備えたことを特徴とする擬似乱数発生装置。

前記レジスタが保持している状態データ 【請求項9】 40 に応じて複数のビットから成るデータをそれぞれ出力す る順序づけられた複数の関数発生回路を含み、

1番目の前記関数発生回路は前記レジスタが保持してい る前記状態データに直接したがって前記データを出力 し、2番目以降の前記関数発生回路はそれぞれ1つ前の 前記関数発生回路が出力したデータにしたがって前記デ ータを出力し、

前記第1の関数発生回路は前記複数の関数発生回路のう ちの最後の関数発生回路を除くいずれかの関数発生回路 50 であり、

第2の前記関数発生回路は前記複数の関数発生回路のうちの最後の関数発生回路である。

ことを特徴とする請求項8記載の擬似乱数発生装置。

【請求項10】  $S_0$ 、 $S_1$ を0 <  $S_0$  <  $S_1$ を満たす整数 として前記第1 の関数発生回路は前記複数の関数発生回路のうちの $S_0$ 番目の関数発生回路であって前記第2 の 関数発生回路は $S_1$ 番目の関数発生回路であり、

iを1以上の整数としてi番目の前記擬似乱数発生回路が発生する前記第1の擬似乱数の系列の周期をLiと

i番目の前記擬似乱数発生回路が発生する前記第1の擬似乱数の系列の1周期中に出現する論理"1"の数をWiとし、

任意の i に対して $L_i$ と( $L_{i-1}$ - $W_{i-1}$ )× $S_0$ + $W_{i-1}$ × $S_1$ とが互いに素で、2より大きい任意の i に対して  $L_i$ と $L_1$ × $L_2$ ×···× $L_{i-2}$ とが互いに素である、

ことを特徴とする請求項9記載の擬似乱数発生装置。

【請求項11】 前記複数の擬似乱数発生回路がそれぞれ発生した前記第1の擬似乱数の排他的論理和を算出して前記第2の擬似乱数として出力する排他的論理和回路 20 を備えたことを特徴とする請求項8記載の擬似乱数発生装置。

【請求項12】 前記複数の擬似乱数発生回路のそれぞれに対応する排他的論理和回路を有し、

各擬似乱数発生回路に対応する前記排他的論理和回路の一方の入力端子には対応する前記擬似乱数発生回路が発生した前記第1の擬似乱数が供給され、もう一方の入力端子は前段の前記擬似乱数発生回路に対応する排他的論理和回路の出力端子に接続され、

最後の前記擬似乱数発生回路に対応する前記排他的論理 30 和回路から前記第2の擬似乱数が出力される、

ことを特徴とする請求項8記載の擬似乱数発生装置。

【請求項13】 前記特定のビットは1つまたは複数のビットから成ることを特徴とする請求項8記載の擬似乱数発生装置。

【請求項14】 前記擬似乱数発生回路は非線型擬似乱 数発生回路であることを特徴とする請求項8記載の擬似 乱数発生装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は擬似乱数の発生方法 および装置に関するものである。

[0002]

【従来の技術】1つの擬似乱数発生回路に供給されるクロック信号を別の擬似乱数発生回路の出力する擬似乱数に依存して操作することは古くから行われており、第2次世界大戦中の機械式暗号にまで起源を遡ることができる。また、日本軍の暗号の専門家であった加藤正隆が著した「基礎暗号学」(1989年サイエンス社発行)にも、M系列発生器の出力を間引くことによって良質な擬 50

似乱数を発生できることが記述されている。しかしながら、クロック信号を操作する擬似乱数発生装置には理論 的な解析が難しいという問題があった。

【0003】このため、理論的に評価されているのは、後述の「段数の等しい線形フィードバック・シフトレジスタ(LFSR)」(特にM系列発生器と呼ばれるLFSR)をカスケード接続した擬似乱数発生装置(図7)に限られていた。しかしながら、このような従来の擬似乱数発生装置には、ロックインの問題があり、ロックインを利用した暗号解読を防ぐために、多数のLFSRをカスケード接続しなければならないという欠点があった。

【0004】ロックインの問題とは、初段のLFSRが 出力する擬似乱数にもとづいて発生されたクロック制御 信号によっては、連続する複数のクロックの期間にわた って次段のLFSRにクロックが供給されなくなる場合 があり、その際、残りのLFSRも動作を停止してしま い、擬似乱数発生装置が出力する擬似乱数がこの期間中 同じ値をとってしまうという問題である。なお、この問 題および関連する事柄については、例えば、ゴールマン とチャンバーズの著した論文「クロック・コントロール ド・シフトレジスターズ:ア・レビュー」(Diete r Gollmann and William G. Chambers, "Clock-Controll edShift Registers: A Revi IEEE Joournal onSele cted Areas in Communicati Vol. 7, No. 4, pp. 525ons, May 1989) や、シュナイアによる 「アプライド・クリプトグラフィー」(Bruce S chneier. Applied Cryptogr aphy: Protocols, Algorithm and Source Code in C, 2nd Edition, John Wiley & Sons、 1996) などの書籍に詳しく解説されて いる。

【0005】図7は、擬似乱数発生回路として線形フィードバック・シフトレジスタ(LFSR)をカスケード接続した従来の擬似乱数発生装置の基本構成を示す機能 プロック図である。図に示したように、この擬似乱数発生装置は順番に配列されたn(nは正の整数)のLFSR902はそれぞれmビット(mは正の整数)の内部状態を持っている。そして、i番目(iは正の整数)のLFSR902は、入力端子104に供給されている制御信号Lの値が論理"0"の時には、i番目の論理和回路901からクロック信号が供給されたら、入力端子105から供給されるn×mビットのビット列のうちmビットのビット列を取り込んで内部状態として保持し、一方、入力端子104に供給され ている制御信号Lが論理"1"の時には、上記論理和回

路901からクロック信号が供給されるごとに、内部状 態を1クロックパルス分だけ進めるとともに、発生した 擬似乱数 Xi(1ピット)を出力する。

【0006】i番目の排他的論理和回路802は、擬似 乱数Xiと、i-1番目の排他的論理和回路802が出 力する擬似乱数 Y i-1との排他的論理和を計算し、計算 結果として得られる擬似乱数Yiを、クロック制御信号 としてi+1番目のLFSR902に供給すると共にi +1番目の排他的論理和回路802に供給する。なお、 最後の排他的論理和回路802は、排他的論理和の計算 結果として得られる擬似乱数Ynをこの擬似乱数発生装 置の出力として出力端子106より出力する。

【0007】i番目の論理和回路901は、入力端子1 03から供給されるクロック信号CLKとクロック制御 信号Y<sub>i-1</sub>との論理和を計算して計算結果を出力するの で、クロック制御信号 $Y_{i-1}$ の論理値が論理"0"であ れば、論理和回路901は入力端子103から供給され たクロック信号をそのまま出力するが、クロック制御信 号Y<sub>j-1</sub>が論理"1"であれば、入力端子103から供 給されたクロック信号はこの論理和回路901で阻止さ れる。そのため、クロック制御信号 $Y_{i-1}$ が論理"0" の時には、入力端子103からクロック信号が供給され ると、i番目のLFSR902の内部状態が更新される が、クロック制御信号 $Y_{i-1}$ が論理"1"の時には、入 力端子103からクロック信号が供給されても、このL FSR902の内部状態は更新されない。なお、クロッ ク制御信号 $Y_0$ は予め決められた定数であり、例えば $Y_0$ =0とする。

【0008】ここで図7の擬似乱数発生装置などを構成 するために用いる従来の擬似乱数発生回路について詳し く説明しておく。図8は従来の基本的な構成の擬似乱数 発生回路の一例を示す機能プロック図である。図におい て、レジスタ205は、入力端子315からクロック信 号CLKが供給されると、セレクタ204が出力するm ビットのデータを内部状態を表すデータとして保持し、 同時に保持したデータを関数発生回路202に供給す る。関数発生回路202は、レジスタ205から供給さ れるmピットのデータに対して予め決められた変換を施 し、1ピットを加えて合計m+1ピットのデータを発生 する。そして、このデータのm+1ビットのうちのmビ ットをセレクタ204に供給し、一方、残りの1ピット は擬似乱数として出力端子317から出力する。

【0009】セレクタ204は、入力端子314に供給 されている制御信号しが論理"0"の時には、入力端子 313に供給されているmビットのデータを選択して出 力し、一方、入力端子314に供給されている制御信号 しが論理"1"の時には、関数発生回路202が出力す るmビットのデータを選択して出力する。この擬似乱数 発生回路では、関数発生回路202はレジスタ205の 現在の内部状態を表すデータを変換して出力し、レジス タ205は、通常の動作状態においてクロック信号CL Kの各クロックパルスが入力されるごとに、セレクタ2 04を通じて関数発生回路202が出力するデータを取 り込んで保持する。したがって、各クロックパルスが入 力されるごとに内部状態が変化し、変化した内部状態に もとづいて関数発生回路202は擬似乱数を発生して端 子317から出力する。

6

【0010】図9は、特に非線形フィードパック・シフ トレジスタと呼ばれる従来の擬似乱数発生回路の基本構 10 成を示す機能プロック図である。図中、図8と同一の要 素には同一の符号が付されており、それらに関する説明 はここでは省略する。この擬似乱数発生回路は、関数発 生回路202の構成において上述した擬似乱数発生回路 と異なっている。すなわちこの擬似乱数発生回路では、 関数発生回路202は関数発生回路401およびシフタ 402により構成されている。関数発生回路401は、 mピットの入力データに対して1ビットのデータを出力 するものであり、出力データはシフタ402に供給する と共に、出力端子317を通じて擬似乱数として出力す る。シフタ402は、レジスタ205から供給されるm ビットのデータを右に1ビットシフトさせて左側のm-1ピットを取り出し、さらに、最左端に関数発生回路4 01からの1ビットの出力データを付加してmビットの データとした上でセレクタ204を通じてレジスタ20 5に供給する。

【0011】したがってこの擬似乱数発生回路でも、関 数発生回路202はレジスタ205の現在の内部状態を 表すデータを、関数発生回路401およびシフタ402 の作用によって変換して出力し、レジスタ205は、通 常の動作状態においてクロック信号CLKの各クロック パルスが入力されるごとに、セレクタ204を通じて関 数発生回路202が出力するデータを取り込んで保持す る。したがって、各クロックパルスが入力されるごとに 内部状態が変化し、変化した内部状態にもとづいて関数 発生回路202は擬似乱数を発生して端子317から出 力する。

【0012】図10は、図7の擬似乱数発生装置を構成 する線形フィードバック・シフトレジスタの基本構成を 示す機能プロック図である。図中、図8、図9と同一の 40 要素には同一の符号が付されており、それらに関する説 明はここでは省略する。図10に示したLFSR902 は、関数発生回路401が排他的論理和回路501によ り構成されている点で図9の擬似乱数発生回路と異なっ ている。排他的論理和回路501は、レジスタ205か らのデータを構成するmビットのうち予め決められた複 数ピットの排他的論理和を算出し、結果を出力端子31 7に出力すると共に、シフタ402に供給する。

【0013】したがって、このLFSR902でも、関 数発生回路202はレジスタ205からの現在の内部状 50 態を表すデータを変換して出力し、レジスタ205は、

7

通常の動作状態においてクロック信号CLKの各クロックパルスが入力されるごとに、セレクタ204を通じて関数発生回路202が出力するデータを取り込んで保持する。したがって、各クロックが入力されるごとに内部状態が変化し、変化した内部状態にもとづいて関数発生回路202は擬似乱数を発生し、端子317から出力する。このようなLFSR902で、発生される擬似乱数の周期が $2^m-1$ である場合には、このLFSRは特にM系列発生器と呼ばれる。

#### [0014]

【発明が解決しようとする課題】しかし、図7に示した従来の擬似乱数発生装置では、入力端子103からクロック信号が入力されても、クロック制御信号 $Y_{i-1}$ が論理"1"の時には、上記クロックは論理和回路901で阻止され、したがって、LFSR902の内部状態は更新されない。その結果、上述したロックインの問題が発生し、ロックインを利用した暗号解読を防ぐべく、多数のLFSR902をカスケード接続しなければならなくなる。そのため、従来の擬似乱数発生装置は規模が大きく、かつコスト高となっていた。また、装置の規模およびコストに配慮して設計した場合には、性能が抑えられる結果となっていた。

【0015】そこで本発明の目的は、ロックインの問題を解決して小規模、低コストで、かつ暗号学的な安全性の高い擬似乱数を発生できる擬似乱数発生方法および装置を提供することにある。

#### [0016]

【課題を解決するための手段】本発明は上記目的を達成 するため、順序づけられた複数の擬似乱数発生回路を用 い、前段の前記擬似乱数発生回路が発生した第1の擬似 乱数にもとづいて各擬似乱数発生回路に第1の擬似乱数 を発生させ、前記複数の擬似乱数発生回路が発生した前 記第1の擬似乱数により第2の擬似乱数を発生する擬似 乱数発生方法において、各擬似乱数発生回路では、複数 のビットから成る状態データを保持し、保持した前記状 態データに応じて複数のビットから成る第1および第2 のデータを発生し、前記第1および第2のデータのうち のいずれかのデータの特定のビットを、前段の前記擬似 乱数発生回路が発生した前記第1の擬似乱数にもとづい て選択し前記第1の擬似乱数として出力し、前記第1お よび第2のデータのうちのいずれかのデータの、前記特 定のピットを除いたデータを、前段の前記擬似乱数発生 回路が発生した前記第1の擬似乱数にもとづいて選択し 次に保持すべき前記状態データとすることを特徴とす る。

【0017】本発明の擬似乱数発生方法はまた、保持した前記状態データに応じて複数のピットから成る順序づけられた複数のデータを発生し、前記複数のデータのうちの1番目のデータは前記状態データから直接発生し、2番目以降のデータはそれぞれ1つ前のデータから発生 50

し、前記第1のデータは前記複数のデータのうちの最後 のデータを除くいずれかのデータであり、前記第2のデ ータは前記複数のデータのうちの最後のデータであるこ とを特徴とする。本発明は擬似乱数発生方法また、  $S_0$ 、 $S_1$ を0 <  $S_0$  <  $S_1$  を満たす整数として前記第1の データは前記複数のデータのうちのSn番目のデータで あって前記第2のデータはS1番目の前記データであ り、iを1以上の整数としてi番目の前記擬似乱数発生 回路が発生する前記第1の擬似乱数の系列の周期をし; 10 とし、 i 番目の前記擬似乱数発生回路が発生する前記第 1の擬似乱数の系列の1周期中に出現する論理"1"の 数を $W_i$ とし、任意の i に対して $L_i$ と( $L_{i-1}-W_{i-1}$ )  $\times S_0 + W_{i-1} \times S_1$ とが互いに素で、2より大きい任意 のiに対してLiとLi×L2×…×Li-2とが互いに素で あることを特徴とする。

8

【0018】また、本発明の擬似乱数発生装置は、順序 づけられた複数の擬似乱数発生回路を備え、各擬似乱数 発生回路は前段の前記擬似乱数発生回路が発生した第1 の擬似乱数にもとづいて第1の擬似乱数を発生し、前記 複数の前記擬似乱数発生回路が発生した前記第1の擬似 乱数により第2の擬似乱数を発生する擬似乱数発生装置 において、各擬似乱数発生回路は、複数のビットから成 る状態データを、クロック信号の各クロックパルスに同 期して取り込んで保持するレジスタと、前記レジスタが 保持している前記状態データに応じて複数のビットから 成る第1および第2のデータをそれぞれ出力する第1お よび第2の関数発生回路と、前記第1および第2の関数 発生回路がそれぞれ出力する前記第1および第2のデー タのうちのいずれかのデータの特定のビットを、前段の 前記擬似乱数発生回路が発生した前記第1の擬似乱数に もとづいて選択し前記第1の擬似乱数として出力する第 1のセレクタと、前記第1および第2の関数発生回路が それぞれ出力する前記第1および第2のデータのうちの いずれかの前記データの、前記特定のビットを除いたデ ータを、前段の前記擬似乱数発生回路が発生した前記第 1の擬似乱数にもとづいて選択し前記レジスタに前記状 態データとして供給する第2のセレクタとを備えたこと を特徴とする。

【0019】本発明の擬似乱数発生装置はまた、前記レジスタが保持している状態データに応じて複数のビットから成るデータをそれぞれ出力する順序づけられた複数の関数発生回路を含み、1番目の前記関数発生回路は前記レジスタが保持している前記状態データに直接したがって前記データを出力し、2番目以降の前記関数発生回路はそれぞれ1つ前の前記関数発生回路が出力したデータにしたがって前記データを出力し、前記第1の関数発生回路は前記複数の関数発生回路であり、第2の前記関数発生回路に対すれかの関数発生回路であり、第2の前記関数発生回路は前記複数の関数発生回路のうちの最後の関数発生回路であることを特徴とする。本発明の擬似

乱数発生装置はまた、 $S_0$ 、 $S_1$ を0 <  $S_0$  <  $S_1$  < を満たす整数として前記第1の関数発生回路は前記複数の関数発生回路のうちの $S_0$ 番目の関数発生回路であって前記第2の関数発生回路は $S_1$ 番目の関数発生回路であり、iを1以上の整数としてi番目の前記擬似乱数発生回路が発生する前記第1の擬似乱数の系列の周期を $L_i$  とし、i番目の前記擬似乱数発生回路が発生する前記第1の擬似乱数の系列の1周期中に出現する論理"1"の数をWiとし、任意のiに対して $L_i$  とし、任意のiに対して $L_i$  とし、任意のiに対して $L_i$  と、 $L_1$  と、 $L_2$  と、 $L_1$  と、 $L_2$  とが互いに素であることを特徴とする。

【0020】本発明の擬似乱数発生方法では、擬似乱数発生回路において複数のピットから成る状態データを保持し、保持した状態データに応じて複数のピットから成る第1および第2のデータを発生する。そして、第1および第2のデータのうちのいずれかのデータの特定のピットを、前段の擬似乱数発生回路が発生した第1の擬似乱数にもとづいて選択し第1の擬似乱数として出力する。一方、第1および第2のデータのうちのいずれかのデータの、上記特定のピットを除いたデータを、前段の擬似乱数発生回路が発生した第1の擬似乱数にもとづいて選択し次に保持すべき状態データとする。

【0021】また、本発明の擬似乱数発生装置では、擬 似乱数発生回路において、レジスタは、複数のビットか ら成る状態データを、クロック信号の各クロックパルス に同期して取り込んで保持し、第1および第2の関数発 生回路は、レジスタが保持している状態データに応じて 複数のピットから成る第1および第2のデータをそれぞ れ出力する。そして、第1のセレクタは、第1および第 2の関数発生回路がそれぞれ出力する第1および第2の データのうちのいずれかのデータの特定のビットを、前 段の擬似乱数発生回路が発生した第1の擬似乱数にもと づいて選択し第1の擬似乱数として出力する。一方、第 2のセレクタは、第1および第2の関数発生回路がそれ ぞれ出力する第1および第2のデータのうちのいずれか のデータの、上記特定のビットを除いたデータを、前段 の擬似乱数発生回路が発生した第1の擬似乱数にもとづ いて選択しレジスタに状態データとして供給する。した がって、本発明では、各擬似乱数発生回路の状態データ が表す各擬似乱数発生回路の内部状態は前段が発生した 擬似乱数に係わらず必ず変化し、そのためロックインの 問題は発生しない。

【0022】また、本発明の擬似乱数発生方法および擬似乱数発生装置では、第1のデータまたは第1の関数発生回路は複数のデータまたは複数の関数発生回路のうちのS0番目のデータまたは関数発生回路であって第2のデータまたは第2の関数発生回路はS1番目のデータまたは関数発生回路であるとし、また、iを1以上の整数としてi番目の擬似乱数発生回路が発生する第1の擬似 50

乱数の系列の周期を $L_i$ 、i番目の擬似乱数発生回路が発生する第1の擬似乱数の系列の1周期中に出現する論理"1"の数を $W_i$ とした場合、任意のiに対して $L_i$ と ( $L_{i-1}-W_{i-1}$ )  $\times$   $S_0+W_{i-1}\times S_1$ とが互いに素で、2より大きい任意のiに対して $L_i$ と $L_1\times L_2\times \cdots \times L_{i-2}$ とが互いに素であるように、 $S_0$ 、 $S_1$ および $L_i$ が選定される。したがって、本発明では周期が最大の擬似乱数系列を発生することができる。

[0023]

【発明の実施の形態】次に本発明の実施の形態について 図面を参照して説明する。図1は本発明による擬似乱数 発生装置の一例の基本構成を示す機能プロック図、図2 は図1の擬似乱数発生装置を構成する擬似乱数発生回路 を示す機能プロック図である。以下ではこれらの図面を 参照して本発明による擬似乱数発生装置の実施の形態に ついて説明し、同時に本発明による擬似乱数発生方法の 実施の形態について説明する。

【0024】図1に示したようにこの擬似乱数発生装置 100は、複数の擬似乱数発生回路101を備え、擬似 乱数発生回路101には、入力端子103を通じてクロック信号CLKが入力され、入力端子104からは制御信号Lが入力されている。また、入力端子105からは 各擬似乱数発生回路101が最初に保持するmビットのデータ(各擬似乱数発生回路101ごとに異なる)が入力される。i番目(nを正の整数としてi=1、2、...、n)の擬似乱数発生回路101が発生した

擬似乱数 $X_i$ (本発明に係わる第1の擬似乱数)は次段(i+1番目)の擬似乱数発生回路101に状態制御信号として入力される。ただし、最初の擬似乱数発生回路101には、論理値が一定(本実施の形態では論理"0")の状態制御信号( $X_0$ )が入力されている。排他的論理和回路102は、すべての擬似乱数発生回路101が発生した擬似乱数 $X_i$ ~nの排他的論理和を計算し、計算結果をこの擬似乱数発生装置100が発生した擬似乱数(本発明に係わる第2の擬似乱数)として出力端子106を通じて出力する。

【0025】擬似乱数発生回路101は、後に詳しく説明するように内部状態をスキップする機能を有し、具体的には図2に示したように、レジスタ205、関数発生 40 回路2021、2022、セレクタ203、206により構成されている。レジスタ205は、入力端子215からクロック信号CLKの各クロックパルスが供給されるごとに、セレクタ206が出力しているmビットのデータを内部状態を表すデータ(本発明に係わる状態データ)として取り込んで保持し、同時に、保持したデータを関数発生回路2021に出力する。

【0026】関数発生回路2021は、レジスタ205 から供給されるmビットのデータに対して予め決められた変換を施し、もとのデータより1ビット多いm+1ビットのデータを発生し、発生したデータの各ビットのう

ちmビットを関数発生回路2022とセレクタ206と に供給し、一方、残りの1ピット(本発明に係わる特定 のピット)をセレクタ203に供給する。関数発生回路 2022は関数発生回路2021と同様に構成され、関 数発生回路2021から供給されるmピットのデータに 対して予め決められた変換を施して、m+1ビットのデ ータを発生し、発生したデータの各ピットのうちmピッ トをセレクタ206に供給し、一方、残りの1ビットを セレクタ203に供給する。なお、関数発生回路202 2は関数発生回路2021からのデータにもとづいて新 10 たなデータを発生するので、結局レジスタ205が保持 しているデータに応じて新たなデータを発生しているこ

【0027】セレクタ206は、入力端子214から供 給される制御信号しが論理"0"の時は、入力端子21 3から供給されるmビットのデータP I i を選択して出 力する。一方、入力端子214から供給される制御信号 しが論理"1"の時は、入力端子216から供給される 前段(i-1番目)の擬似乱数発生回路101からの擬 似乱数 X<sub>i-1</sub> (状態制御信号) が論理" 0" であれば関 数発生回路2021の出力データを選択して出力し、入 力端子216から供給される擬似乱数X<sub>i-1</sub>が論理" 1"であれば関数発生回路2022の出力データを選択 して出力する。

【0028】また、セレクタ203は、入力端子216 から供給される擬似乱数 Xi-1が論理"0"であれば、 関数発生回路2021の出力を選択して出力し、入力端 子216から供給される擬似乱数X<sub>i-1</sub>が論理"1"で あれば、関数発生回路2022の出力を選択して出力す る。そして、このセレクタ203の出力が、i番目の擬 30 似乱数発生回路101が発生した擬似乱数Xiとして出 力端子217より出力される。

【0029】この擬似乱数発生回路101では、まず最 初に論理"0"の制御信号しが入力され、入力端子21 3から供給されるデータP I i がセレクタ206を通じ てレジスタ205に入力され、入力端子215からクロッ ク信号CLKのクッロクパルスが入力されると、レジス タはこのデータ P I i を最初の状態データとして取り込 んで保持する。その後、制御信号しは論理"1"に設定 発生回路 1 0 1 が発生した擬似乱数発生回路 X<sub>i-1</sub>の論 理値にしたがって、関数発生回路2021、2022の いずれかが出力した 1 ビットおよびmビットのデータを 選択してそれぞれ出力端子217およびレジスタ205 に出力する。

【0030】このように、レジスタ205が保持したデ 一夕は、関数発生回路2021、2024で変換され、 いずれかの関数発生回路2021、2024のデータが セレクタ206を通じてレジスタ205に入力される。 そして、レジスタ205はクロック信号CLKの各クロ 50

ックパルスごとに、入力されたデータを新たな状態を表 すデータとして取り込み、保持する。そのため、この擬 似乱数発生回路101では、前段の擬似乱数発生回路1 01が発生した擬似乱数 X<sub>i-1</sub>の論理値に係わらず、ク ロック信号CLKの各クロックパルスが入力されるごと にレジスタ205は必ず新たなデータを取り込んで保持 し、したがって、各クロックパルスごとに必ず内部状態 が変化する。そして、このような内部状態の変化に応じ て擬似乱数Xiが出力端子217から出力される。

【0031】なお、セレクタ206は、入力端子216 から供給される前段の擬似乱数発生回路101からの擬 似乱数 X<sub>i-1</sub> (状態制御信号) が論理"1"であれば関 数発生回路2022の出力を選択して出力するので、擬 似乱数 X<sub>i-1</sub>が論理"1"のときは、本来次の内部状態 を表すデータとして関数発生回路2021が出力してい るデータはスキップされ、関数発生回路2022の出力 データがレジスタ205に保持される。

【0032】次に、このように構成された擬似乱数発生 装置100の動作について説明する。図1の擬似乱数発 20 生装置100に擬似乱数を発生させるには次のようにす る。まず、各擬似乱数発生回路101の内部状態を初期 化するため、各擬似乱数発生回路101ごとに異なるm ビットのデータを入力端子105に供給し、そして、入 力端子104に論理"0"の制御信号Lを供給して入力 端子103からはクロック信号CLKを供給する。その 結果、各擬似乱数発生回路101内の上記レジスタ20 5(図2)に入力端子105から供給したmピットのデ ータがセレクタ206を通じてレジスタ205に入力さ れ、保持される。

【0033】次に、入力端子104に論理"1"の制御 信号しを供給し、入力端子103からはクロック信号C LKを供給して通常の動作状態とする。これにより、各 擬似乱数発生回路101では、入力端子103から供給 したクロック信号の各クロックパルスがレジスタ205 に入力されるごとに、レジスタ205は、上述のように して関数発生回路2021、2022が発生した新たな 状態を表すデータをセレクタ206を通じて取り込み、 保持する。その際、セレクタ206は、前段の擬似乱数 発生回路101が発生した擬似乱数X<sub>i-1</sub> (状態制御信 され、以降、セレクタ203、206は前段の擬似乱数 40 号)の論理値にしたがって関数発生回路2021、20 22のいずれかが発生したデータを選択してレジスタ2 05に供給する。

> 【0034】そのため、各擬似乱数発生回路101で は、前段の擬似乱数発生回路101が発生した擬似乱数  $X_{i-1}$ の論理値が論理"0"あるいは論理"1"のいず れであっても、クロック信号CLKの各クロックパルス が入力されるごとにレジスタ205は必ず新たなデータ を取り込んで保持し、したがって、各クロックパルスご とに必ず内部状態が変化する。

【0035】そして、各擬似乱数発生回路101の関数

る。

14

発生回路 2021、2022はこの内部状態に応じて決る 1 ピットのデータを発生してセレクタ 203に出力し、セレクタ 203は前段の擬似乱数発生回路 101が発生した擬似乱数  $X_{i-1}$ の論理値にもとづいて関数発生回路 2021、2022からの上記 1 ピットのデータのいずれかを選択し、出力端子 217から擬似乱数  $X_{i}$ として出力する。排他的論理和回路 102は、すべての擬似乱数発生回路 101が発生した擬似乱数 1010 の排他的論理和を計算し、計算結果をこの擬似乱数発生装置 1010 のが発生した擬似乱数として出力端子 1010 を通じて出力する。

【0036】このように本実施の形態の擬似乱数発生装置100では、各擬似乱数発生回路101の内部状態は前段が発生した擬似乱数(状態制御信号)の論理値に係わらず必ず変化するので、ロックインの問題は発生しない。したがって、この擬似乱数発生装置100では暗号学的に高い安全性を備えた擬似乱数を発生することができる。また、多数の擬似乱数発生回路101を用いなくとも安全性の高い擬似乱数を発生することができるので、装置の小型化および低コスト化を図ることが可能で20ある。

【0037】なお、この擬似乱数発生装置 100では各擬似乱数発生回路 101において 2つの関数発生回路を用いたが、図3に示したようにさらに多くの関数発生回路を配列することも可能である。この擬似乱数発生回路 110では、 $S_0$ 、 $S_1$ を0< $S_0$ < $S_1$ を満たす整数として、レジスタ 205の保持データが入力される最初の関数発生回路 2020から数えて  $S_0$ 番目の関数発生回路 2021および  $S_1$ 番目(最後)の関数発生回路 2020の出力データ(m+1ビット)がセレクタ 203、206に供給されている。

【0038】この擬似乱数発生回路110でも、上述した擬似乱数発生回路101の場合と同様に、前段の擬似乱数発生回路が発生した擬似乱数 $X_{i-1}$ の論理値に係わらず、クロック信号CLKの各クロックバルスが入力されるごとにレジスタ205は必ず新たなデータを取り込んで保持し、したがって、各クロックごとに必ず内部状態が変化する。そして、このような内部状態の変化に応じて擬似乱数 $X_i$ が出力端子217から出力される。そのため、擬似乱数発生回路110を用いた場合にもロックインを起すことなく擬似乱数を発生することができる。

【0039】ただし、擬似乱数発生回路110ではより多くの関数発生回路が必要であるから、装置の規模およびコストの点では不利となる。したがって、2つの関数発生回路を用いた擬似乱数発生回路101は、装置の小型化と、擬似乱数の暗号学的な安全性を両立できるという点では最適である。なお、擬似乱数発生回路110において100に、101と同一構成となりは上述した擬似乱数発生回路101と同一構成とな

【0040】本実施の形態の擬似乱数発生装置100では、各擬似乱数発生回路101のレジスタ205が保持する内部状態を表すデータはすべてmビットで同一であるとしたが、本発明では従来と異なり、このビット数を各擬似乱数発生回路101ごとに異なる値とすることも可能である。そのような構成とした場合にも、各擬似乱数発生回路101は上述の場合と基本的に同様に動作してそれぞれ擬似乱数を発生し、排他的論理和回路102が各擬似乱数発生回路101が発生した擬似乱数の排他的論理和を算出することで最終的な擬似乱数が得られる。そして、内部状態を表すデータのビット数を擬似乱数発生回路ごとに変えることで多様性が増し、発生される擬似乱数はより質が向上して暗号学的な安全性は一層高まる。

【0041】さらにパラメータを次のように最適化する ことにより擬似乱数発生装置100の性能を一層高める ことができる。ここでは、一般化のため擬似乱数発生装 置100は上記擬似乱数発生回路110で構成され、ま た内部状態を表すデータのビット数は擬似乱数発生回路 ごとに任意に設定されているものとする。そして、i番 目の擬似乱数発生回路110が発生する擬似乱数系列の 周期をLiとし、i番目の擬似乱数発生回路110が発 生する擬似乱数系列の1周期中に出現する論理"1"の 数を $W_i$ として、任意の i に対して $L_i$ と( $L_{i-1}$ - $W_{i-1}$ ) × S<sub>0</sub>+ $W_{i-1}$ ×S<sub>1</sub>とが互いに素で、2より大き い任意の i に対して $L_1 \succeq L_1 \times L_2 \times \cdots \times L_{i-2} \succeq i$ が互い に素となるように、So、Soおよび周期Liを選定す る。なお、擬似乱数発生装置100を図1のように擬似 乱数発生回路101で構成した場合は、So、SiはSo =1、 $S_1=1$ に選定されているので、残る周期 $L_i$ を上 記条件を満たすように選定することになる。So、Soお よび周期しiをこのように選定することで、擬似乱数発 生装置100が出力する擬似乱数系列の周期を最大にす ることができる。

【0042】このことは、次のようにして証明できる。まず、図1において、擬似乱数 $X_{i-1}$ の周期が $L_1 \times L_2 \times \cdots \times L_{i-1}$ で、その1周期中に出現する論理"0"の数と論理"1"の数との比が( $L_{i-1} - W_{i-1}$ ): $W_{i-1}$ であると仮定する。このとき、i番目の擬似乱数発生回路110(101)の内部状態は、 $L_1 \times L_2 \times \cdots \times L_{i-1}$ 時間の後に、ちょうど $\{(L_{i-1} - W_{i-1}) \times S_0 + W_{i-1}S_1\} \times L_1 \times L_2 \times \cdots \times L_{i-2}$ クロックパルス分だけ更新される。

【0043】ところで、上述のように、任意のiに対して $L_i$ と( $L_{i-1}$ - $W_{i-1}$ ) $\times$   $S_0$ + $W_{i-1}$  $\times$   $S_1$ とが互いに素で、2より大きい任意のiに対して $L_i$ と $L_1$  $\times$   $L_2$  $\times$   $\cdots$   $\times$   $L_{i-2}$ とが互いに素となるように、 $S_0$ 、 $S_1$ および周期 $L_i$ を選定すると、擬似乱数 $X_{i-1}$ とi番目の擬似乱 $S_0$ 数発生回路 $S_0$ 110( $S_0$ 10)の内部状態の両方が同時に

8 0 2 が算出した擬似乱数 Y<sub>n</sub>がこの擬似乱数発生装置 1 1 1 が発生した擬似乱数として出力端子 1 0 6 より出 力されている。 【 0 0 4 7 】このような構成においても擬似乱数 X<sub>i</sub>と

16

ちょうど一巡するのは、L1×L2×……×Li-1×Li時 間の後であるから、擬似乱数Xiの周期はLi×L2×… ···×L<sub>i-1</sub>×L<sub>i</sub>で、その間にi番目の擬似乱数発生回路 110(101)のどの内部状態も等しい回数だけスキ ップされている。したがって、擬似乱数Xiの1周期中 に出現する論理"0"と論理"1"の数の比は(Li-1  $-W_{i-1}$ ):  $W_{i-1}$ となる。ところで、この仮定は、i=2の場合には成り立っているから、以上の議論は、i= 2から出発して、i = 2、3、. . . 、nについてまで 適用できる。従って、擬似乱数Xnの周期(すなわち擬 似乱数発生装置100が発生する擬似乱数の周期)はし  $_{1} \times L_{2} \times \dots \times L_{n}$ となる。そして、この周期は、それ ぞれの周期がLiである擬似乱数発生回路を組み合わせ て得られる擬似乱数の周期の最大値に等しい。したがっ て、本実施の形態の擬似乱数発生装置100では、上記 条件を満たすようにSo、So、および周期Liを選定す ることで、擬似乱数発生装置100が出力する擬似乱数 系列の周期を最大にすることができる。

【0047】このような構成においても擬似乱数 $X_i$ と 擬似乱数 $Y_i$ との性質は等しいので、擬似乱数発生装置 111は擬似乱数発生装置 100と同様に動作し、したがって擬似乱数発生装置 100と同様の効果が得られる。そして、この擬似乱数発生装置 111では、擬似乱数発生回路 101と排他的論理和 802とを 1つの集積回路に搭載することができ、それらをカスケード接続することによって所望の安全性を持つ擬似乱数発生装置を簡単に構成できる。

【0048】図1の擬似乱数発生装置100を構成する 擬似乱数発生回路101は、図8に示した従来の擬似乱 数発生回路において、関数発生回路を複数にして上述の ような内部状態のスキップ機能を持たせたものである。 したがって、図9に示した非線形フィードバック・シフトレジスタでも、この非線形フィードバック・シフトレジスタの基本構成は図8の擬似乱数発生回路と同じであ 20 るから、同様にして容易にスキップ機能を持たせ、図1 の擬似乱数発生装置100において、擬似乱数発生回路 101の代りに用いることができる。そして、図8の非 線形フィードバック・シフトレジスタにスキップ機能を 持たせて利用した場合には、関数発生回路の構成が簡素 となるので装置の小型化に有効である。

【0045】なお、擬似乱数発生装置100では排他的論理和回路102により、各擬似乱数発生回路101が発生した擬似乱数の排他的論理和を算出して擬似乱数を得ているが、各擬似乱数発生回路101が発生した擬似乱数に対して排他的論理和以外の演算を行って擬似乱数を発生することも可能である。ただし、排他的論理和を使うことが、擬似乱数の暗号学的な安全性と装置の小規模化を両立できるという点で最適である。

【0049】また、図9に示したLFSRでも同様にして容易に内部状態のスキップ機能を持たせることができ、擬似乱数発生回路101の代りに用いることができる。この場合にも関数発生回路の構成が簡素となるので装置の小型化に有効である。

【0046】また、排他的論理和回路102の代りに各擬似乱数発生回路101ごとに排他的論理和回路を設ける構成とすることも可能である。図4は、各擬似乱数発生回路ごとに排他的論理和回路を設けた場合の発明の実施の形態を示す機能ブロック図である。この擬似乱数発生装置111では、各擬似乱数発生回路101ごとに排他的論理和回路802が設けられ、i番目の排他的論理和回路802が出力する擬似乱数Yi-lが入力され、もう一方の入力端子にはi番目の擬似乱数発生回路101が発生した擬似乱数Xiが入力されている。そして、i-1番目の排他的論理和回路802からの擬似乱数Yi-lが状態制御信号としてi番目の擬似乱数発生回路101に供給されている。また、最後の排他的論理和回路50

【0050】なお、図2に示した擬似乱数発生回路101において、セレクタ206に供給されるmビットのデータ、したがってまたレジスタ205に供給されるmビットのデータはシリアルデータおよびパラレルデータのいずれであってもかまわない。そして、内部状態を表すデータのビット数が擬似乱数発生回路101ごとに異なる場合、 $1\sim n$  (nは2以上の整数)の各擬似乱数発生回路101に対して最初にそれぞれ $m_1$ 、 $m_2$ 、……、 $m_1$ ビットのデータを供給するとき、これらのデータを $m_1$ + $m_2$ +……+ $m_n$ ビットのピット列として入力端子213に供給し、各擬似乱数発生回路10のレジスタ205には対応するビット列部分をそれぞれ保持させるようにすることも可能である。

【0051】次に本発明の第2の実施の形態について説明する。図5は、第2の実施の形態の擬似乱数発生装置の基本構成を示す機能プロック図、図6は図5の擬似乱数発生装置を構成する擬似乱数発生回路を示す機能プロック図である。図中、図1、図2と同一の要素には同一の符号が付されており、それらに関する詳しい説明はこ50 こでは省略する。

【0052】この擬似乱数発生装置112が、擬似乱数発生装置100と機能的に異なるのは複数ピットのデータとして擬似乱数を発生する点であり、一方、構成の点では、擬似乱数発生回路601の構成が異なり、また関数発生回路603が追加されている点で異なっている。図5に示したようにこの擬似乱数発生装置112は、多値の擬似乱数を発生する複数の擬似乱数発生回路601を備え、擬似乱数発生回路601には、入力端子103を通じてクロック信号CLKが入力され、入力端子104からは制御信号Lが入力されている。また、入力端子105からは擬似乱数発生回路601が最初に保持するmピットのデータが入力される。

【0053】i番目(nを正の整数としてi=1、 2、...、n)の擬似乱数発生回路601が発生した 擬似乱数Xi(kを2以上の整数としてkピットのデー タ)は、各擬似乱数発生回路601ごとに設けられた関 数発生回路603に入力され、関数発生回路603はこ の擬似乱数Xiに予め決められた変換を施して1ビット のデータとし、擬似乱数Zi(状態制御信号)として次 段(i+1番目)の擬似乱数発生回路601に出力す る。ただし、最初の擬似乱数発生回路601には、論理 値が一定(本実施の形態では論理"0")の状態制御信 号(Z<sub>0</sub>)が入力されている。排他的論理和回路602 は、すべての擬似乱数発生回路601が発生した擬似乱 数 $X_{1\sim n}$ のkビットのデータとしての排他的論理和を計 算し、計算結果をこの擬似乱数発生装置112が発生し た k ビットの擬似乱数として出力端子106を通じて出 力する。

【0054】i番目の擬似乱数発生回路601は図6に示したように、レジスタ205、関数7021、7022、セレクタ703、206により構成されている。レジスタ205は、入力端子215からクロック信号CLKの1つのクロックパルスが供給されるごとに、セレクタ206が出力しているmビットのデータを内部状態を表すデータ(本発明に係わる状態データ)として保持し、同時に、保持したデータを関数発生回路7021に出力する。

【0055】関数発生回路7021は、レジスタ205から供給されるmビットのデータに対して予め決められた変換を施し、もとのデータよりkビット多いm+kビ 40ットのデータを発生し、発生したデータの各ビットのうちmビットを関数発生回路7022とセレクタ206とに供給し、一方、残りのkビット(本発明に係わる特定のビット)をセレクタ703に供給する。関数発生回路7021と同様に構成され、関数発生回路7021と同様に構成され、関数発生回路7021がられた変換を施して、m+kビットのデータに対して予め決められた変換を施して、m+kビットのデータを発生し、発生したデータの各ビットのうちmビットをセレクタ206に供給し、一方、残りのkビットをセレクタ703に供給する。なお、関数発生回路70250

2は関数発生回路7021からのデータにもとづいて新たなデータを発生するので、結局レジスタ205が保持しているデータに応じて新たなデータを発生していることになる。

【0056】セレクタ703は、入力端子216から供給される前段からの擬似乱数 $Z_{i-1}$ (状態制御信号)が論理"0"であれば、関数発生回路7021の出力を選択して出力し、入力端子216から供給される状態制御信号 $Z_{i-1}$ が論理"1"であれば、関数発生回路7022の出力を選択して出力する。そして、このセレクタ703の出力が、擬似乱数発生回路601が発生したkピットの擬似乱数 $X_i$ として出力端子717より出力される。

【0057】この擬似乱数発生回路601でも、セレクタ206は、入力端子216から供給される前段の擬似乱数発生回路601からの状態制御信号 $Z_{i-1}$ が論理" 1"であれば関数発生回路7022の出力を選択して出力するので、状態制御信号 $Z_{i-1}$ が論理"1"のときは、本来次の内部状態を表すデータとして関数発生回路7021が出力しているデータはスキップされ、関数発生回路7022の出力データがレジスタ205に保持される。

【0058】この擬似乱数発生回路601では、まず最 初に論理"0"の制御信号しが入力され、入力端子21 3から供給されるデータPI;がセレクタ206を通じ てレジスタ205に入力され、入力端子215からクロッ ク信号CLKのクロックパルスが入力されると、レジス タはこのデータP I iを最初の状態データとして取り込 んで保持する。その後、制御信号しは論理"1"に設定 され、以降、セレクタ703、206は前段の関数発生 回路603が発生した擬似乱数2i-1の論理値にしたが って、関数発生回路7021、7022のいずれかが出 力した k ビットおよびmビットのデータを選択してそれ ぞれ出力端子717およびレジスタ205に出力する。 【0059】このように、レジスタ205が保持したデ ータは、関数発生回路7021、7022で変換され、 いずれかの関数発生回路7021、7022のデータが セレクタ206を通じてレジスタ205に入力される。 そして、レジスタ205はクロック信号CLKの各クロ ックパルスごとに、入力されたデータを新たな状態を表 すデータとして取り込み、保持する。

【0060】そのため、この擬似乱数発生回路601では、前段の関数発生回路603が発生した擬似乱数 $2_{i-1}$ の論理値に係わらず、クロック信号CLKの各クロックパルスが入力されるごとにレジスタ205は必ず新たなデータを取り込んで保持し、したがって、各クロックごとに必ず内部状態が変化する。そして、このような内部状態の変化に応じてkビットの擬似乱数 $X_i$ が出力端子217から出力される。

60 【0061】次に、このように構成された擬似乱数発生

装置112の動作について説明する。図5の擬似乱数発生装置112に擬似乱数を発生させるには次のようにする。まず、各擬似乱数発生回路601の内部状態を初期化するためのmビットのデータ(擬似乱数発生回路601ごとに異なる)を入力端子105に供給し、そして、入力端子104に論理"0"の制御信号Lを供給して入力端子103からはクロック信号CLKを入力する。その結果、各擬似乱数発生回路601内の上記レジスタ205(図6)に入力端子105から供給したmビットのデータがセレクタ206を通じてレジスタ205に入力10され、保持される。

【0062】次に、入力端子104に論理" 1"の制御信号Lを供給し、入力端子103からはクロック信号CLKを供給して通常の動作状態とする。これにより、各擬似乱数発生回路601では、入力端子103から供給したクロック信号の各クロックパルスがレジスタ205に入力されるごとに、レジスタ205は、上述のようにして関数発生回路7021、7022が発生した新たな状態を表すデータをセレクタ206を通じて取り込み、保持する。その際、セレクタ206は、前段の擬似乱数発生回路603が変換して発生した擬似乱数 $X_{i-1}$ を関数発生回路603が変換して発生した擬似乱数 $X_{i-1}$ (状態制御信号)の論理値にしたがって関数発生回路7021、7022のいずれかが発生したデータを選択してレジスタ205に供給する。

【0063】そのため、各擬似乱数発生回路601では、前段の擬似乱数発生回路601に対応する関数発生回路603が発生した擬似乱数 $Z_{i-1}$  (状態制御信号)の論理値が論理"0"あるいは論理"1"のいずれであっても、クロック信号CLKの各クロックパルスが入力されるごとにレジスタ205は必ず新たなデータを取り込んで保持し、したがって、各クロックごとに必ず内部状態が変化する。

【0064】そして、各擬似乱数発生回路601の関数発生回路7021、7022はこの内部状態に応じて決るkピットのデータを発生してセレクタ703に出力し、セレクタ703は前段の擬似乱数発生回路601に対応する関数発生回路603が発生した擬似乱数 $2_{i-1}$ (状態制御信号)の論理値にもとづいて関数発生回路7021、7022からの上記kピットのデータのいずれかを選択し、出力端子717からkピットの擬似乱数 $X_{i}$ として出力する。排他的論理和回路602は、すべての擬似乱数発生回路601が発生した擬似乱数 $X_{1}$ ~nの排他的論理和を計算し、計算結果をkピットの擬似乱数として出力端子606を通じて出力する。

【0065】したがってこの擬似乱数発生装置112で であり、 $S_0$ 番目と $S_1$ 番目の関数発生回路からセレクタ も、各擬似乱数発生回路601の内部状態は前段が発生 206にデータが供給され、 $S_1$ 番目の関数発生回路が 最後の関数発生回路である。 $S_0$ 、 $S_1$ および周期 $L_1$ を ず必ず変化するので、ロックインの問題は発生しない。 上記条件を満たすように選定することで、擬似乱数発生 そのため、擬似乱数発生装置 112では暗号学的に高い 50 装置 112が出力する擬似乱数系列の周期を最大にする

安全性を備えた擬似乱数を発生することができる。また、多数の擬似乱数発生回路601を用いなくとも安全性の高い擬似乱数を発生することができるので、装置の小型化および低コスト化を図ることが可能である。なお、この擬似乱数発生装置112では各擬似乱数発生回路601において2つの関数発生回路を用いたが、擬似乱数発生装置100の場合と同様、擬似乱数発生回路110(図3)のようにさらに多くの関数発生回路を配列することも可能である。ただし、そのような構成ではより多くの関数発生回路が必要であるから、装置の規模およびコストの点では不利となる。したがって、2つの関数発生回路を用いた擬似乱数発生回路601は、装置の小型化と、擬似乱数の暗号学的な安全性を両立できるという点では最適である。

【0066】また、この擬似乱数発生装置112では、各擬似乱数発生回路601のレジスタ205が保持する内部状態を表すデータはすべてmビットで同一であるとしたが、擬似乱数発生装置100の場合と同様に、このビット数を各擬似乱数発生回路601ごとに異なる値とすることも可能である。そのような構成とした場合にも、各擬似乱数発生回路601は上述の場合と基本的に同様に動作してそれぞれ擬似乱数を発生し、排他的論理和回路602が各擬似乱数発生回路601が発生した擬似乱数の排他的論理和を算出することで擬似乱数が得られる。そして、内部状態を表すデータのビット数を擬似乱数発生回路ごとに変えることで多様性が増し、発生される擬似乱数はより質が向上して暗号学的な安全性は一層高まる。

【0067】さらに、この擬似乱数発生装置112においてもパラメータを最適化することにより性能を一層高めることができる。すなわち、i番目の擬似乱数発生回路601が発生する擬似乱数系列の周期を $L_i$ とし、i番目の関数発生回路603が出力する状態制御信号 $Z_i$ (擬似乱数系列)の1周期中に出現する論理"1"の数を $W_i$ として、任意のiに対して $L_i$ と( $L_{i-1}$ - $W_{i-1}$ )× $S_0$ + $W_{i-1}$ × $S_1$ とが互いに素で、2より大きい任意のiに対して $L_i$ と $L_1$ × $L_2$ × $\cdots$ × $L_{i-2}$ とが互いに素となるように、 $S_0$ 、 $S_1$ および周期 $L_i$ を選定する。

【0068】なお、一般化のため擬似乱数発生回路601において内部状態を表すデータのビット数は擬似乱数発生回路601ごとに任意に設定されているものとする。また、 $S_0$ 、 $S_1$ は、擬似乱数発生回路110の場合と同様、擬似乱数発生回路601において関数発生回路をさらに多数配列した場合に、何番目の関数発生回路からセレクタ206にデータが供給されているかを表す数であり、 $S_0$ 番目と $S_1$ 番目の関数発生回路がらセレクタ206にデータが供給され、 $S_1$ 番目の関数発生回路が最後の関数発生回路である。 $S_0$ 、 $S_1$ および周期 $L_1$ を上記条件を満たすように選定することで、擬似乱数発生

ことができる。このことは、擬似乱数発生装置 1000 場合と同様にして証明できるので、ここではその証明は 省略する。なお、擬似乱数発生装置 112 では  $S_0$  = 1、 $S_1$  = 2 であるから、擬似乱数発生装置 112 の場合は上記条件を満たすように周期  $L_i$  を選定することになる。

【0069】擬似乱数発生装置112では排他的論理和回路602により、各擬似乱数発生回路601が発生した擬似乱数の排他的論理和を算出して擬似乱数を得ているが、各擬似乱数発生回路601が発生した擬似乱数に対して排他的論理和以外の演算を行って擬似乱数を発生することも可能である。ただし、排他的論理和を使うことが、擬似乱数の暗号学的な安全性と装置の小規模化を両立できるという点で最適である。また、擬似乱数発生装置111(図4)のように、排他的論理和回路602の代りに各擬似乱数発生回路601ごとに排他的論理和回路を設ける構成とすることも可能である。

#### [0070]

【発明の効果】以上説明したように本発明の擬似乱数発生方法では、擬似乱数発生回路において複数のビットから成る状態データを保持し、保持した状態データに応じて複数のビットから成る第1および第2のデータを発生する。そして、第1および第2のデータのうちのいずれかのデータの特定のビットを、前段の擬似乱数発生回路が発生した第1の擬似乱数にもとづいて選択し第1の擬似乱数として出力する。一方、第1および第2のデータのうちのいずれかのデータの、上記特定のビットを除いたデータを、前段の擬似乱数発生回路が発生した第1の擬似乱数にもとづいて選択し次に保持すべき状態データとする。

【0071】また、本発明の擬似乱数発生装置では、擬 似乱数発生回路において、レジスタは、複数のビットか ら成る状態データを、クロック信号の各クロックパルス に同期して取り込んで保持し、第1および第2の関数発 生回路は、レジスタが保持している状態データに応じて 複数のビットから成る第1および第2のデータをそれぞ れ出力する。そして、第1のセレクタは、第1および第 2の関数発生回路がそれぞれ出力する第1および第2の データのうちのいずれかのデータの特定のビットを、前 段の擬似乱数発生回路が発生した第1の擬似乱数にもと づいて選択し第1の擬似乱数として出力する。一方、第 2のセレクタは、第1および第2の関数発生回路がそれ ぞれ出力する第1および第2のデータのうちのいずれか のデータの、上記特定のビットを除いたデータを、前段 の擬似乱数発生回路が発生した第1の擬似乱数にもとづ いて選択しレジスタに状態データとして供給する。

【0072】したがって、本発明では、各擬似乱数発生 回路の状態データが表す各擬似乱数発生回路の内部状態 は前段が発生した擬似乱数に係わらず必ず変化し、その ためロックインの問題は発生しない。その結果、本発明 では暗号学的に高い安全性を備えた擬似乱数を発生できる。また、ロックインの問題がないので多数の擬似乱数を発生回路を用いなくとも安全性の高い擬似乱数を発生することができ、装置の小型化および低コスト化を図ることが可能である。そして、本発明では状態データのピット数を擬似乱数発生回路ごとに変えることが可能であるから、多様性を増大させて、発生される擬似乱数の質を一層向上させ、暗号学的な安全性を一層高めることができる。さらに、擬似乱数を複数のピットから成るデータとして発生する多値の擬似乱数発生回路を用いることができるので、より利用範囲を拡大することができる。

【0073】また、本発明の擬似乱数発生方法および擬似乱数発生装置では、第1のデータまたは第1の関数発生回路は複数のデータまたは複数の関数発生回路のうちの $S_0$ 番目のデータまたは関数発生回路であって第2のデータまたは第2の関数発生回路は $S_1$ 番目のデータまたは関数発生回路であるとし、また、iを1以上の整数としてi番目の擬似乱数発生回路が発生する第1の擬似乱数の系列の周期を $L_i$ 、i番目の擬似乱数発生回路が発生する第1の擬似乱数の系列の1周期中に出現する論理"1"の数を $W_i$ とした場合、任意のiに対して $L_i$ と( $L_{i-1}$ - $W_{i-1}$ )× $S_0$ + $W_{i-1}$ × $S_1$ とが互いに素で、2より大きい任意のiに対して $L_i$ と $L_1$ × $L_2$ ×····× $L_{i-2}$ とが互いに素であるように、 $S_0$ 、 $S_1$ および $L_i$ が選定される。したがって、本発明では周期が最大の擬似乱数系列を発生することができる。

#### 【図面の簡単な説明】

【図1】本発明による擬似乱数発生装置の一例の基本構成を示す機能プロック図である。

30 【図2】図1の擬似乱数発生装置を構成する擬似乱数発 生回路を示す機能プロック図である。

【図3】より多くの関数発生回路を用いた擬似乱数発生 回路を示す機能プロック図である。

【図4】各擬似乱数発生回路ごとに排他的論理和回路を 設けた場合の発明の実施の形態を示す機能プロック図で ある。

【図5】第2の実施の形態の擬似乱数発生装置の基本構成を示す機能プロック図である。

【図6】図5の擬似乱数発生装置を構成する擬似乱数発生回路を示す機能プロック図である。

【図7】線形フィードバック・シフトレジスタ(LFSR)をカスケード接続した従来の擬似乱数発生装置の基本構成を示す機能プロック図である。

【図8】従来の基本的な構成の擬似乱数発生回路の一例 を示す機能プロック図である。

【図9】非線形フィードバック・シフトレジスタと呼ばれる従来の擬似乱数発生回路の基本構成を示す機能プロック図である。


は前段が発生した擬似乱数に係わらず必ず変化し、その 【図10】図7の擬似乱数発生装置を構成する線形フィ ためロックインの問題は発生しない。その結果、本発明 *50* ードバック・シフトレジスタの基本構成を示す機能プロ ック図である。


### 【符号の説明】

100、111、112……摄似乱数発生装置、10 1、110、601……摄似乱数発生回路、102、6

102、6 関数発生回路。

【図1】






[図2]

24


02、802……排他的論理和回路、205……レジス


タ、203、206、703……セレクタ、603、2

021, 2020, 2022, 7021, 7022.....




【図4】





【図10】



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER:	

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.